數(shù)字信號處理器(DSP)處理器的應用領域很廣，但實際上沒有一個處理器能完全滿足所有的或絕大多數(shù)應用需要，設計工程師在選擇處理器時需要根據(jù)性能、成本、集成度、開發(fā)的難易程度以及功耗等因素進行綜合考慮。

　　DSP器件按設計要求可以分為兩類。第一類，應用領域為廉價的、大規(guī)模嵌入式應用系統(tǒng)，如手機、磁盤驅動(DSP用作伺服電機控制)以及便攜式數(shù)字音頻播放器等。在這些應用中價格和集成度是最重要的考慮因素。對于便攜式電池供電的設備，功耗也是一個關鍵的因素。盡管這些應用常常需要開發(fā)運行于DSP的客戶應用軟件和外圍支持硬件，但易于開發(fā)的要求仍然是次要的因素，因為批量生產可以分攤開發(fā)成本，從而降低單位產品的開發(fā)成本。

　　另外一類是需要用復雜算法對大量數(shù)據(jù)進行處理的應用，例如聲納探測和地震探測等，也需要用DSP器件。該類設備的批量一般較小、算法要求苛刻、產品很大而且很復雜。所以設計工程師在選擇處理器時會盡量選擇性能最佳、易于開發(fā)并支持多處理器的DSP器件。有時，設計工程師更喜歡選用現(xiàn)成的開發(fā)板來開發(fā)系統(tǒng)而不是從零開始硬件和軟件設計，同時可以采用現(xiàn)成的功能庫文件開發(fā)應用軟件。

　　在實際設計時應根據(jù)具體的應用選擇合適的DSP。不同的DSP有不同的特點，適用于不同的應用，在選擇時可以遵循以下要點。

　　DSP開發(fā)的簡便性

　　對不同的應用來說，對開發(fā)簡便性的要求不一樣。對于研究和樣機的開發(fā)，一般要求系統(tǒng)工具能便于開發(fā)。而如果公司在開發(fā)下一代手機產品，成本是最重要的因素，只要能降低最終產品的成本，一般他們愿意承受很煩瑣的開發(fā)，采用復雜的開發(fā)工具(當然如果大大延遲了產品上市的時間則是另一回事)。

　　因此選擇DSP時需要考慮的因素有軟件開發(fā)工具(包括匯編、鏈接、仿真、調試、編譯、代碼庫以及實時操作系統(tǒng)等部分)、硬件工具(開發(fā)板和仿真機)和高級工具(例如基于框圖的代碼生成環(huán)境)。利用這些工具的設計過程如圖4所示。

　　選擇DSP器件時常有如何實現(xiàn)編程的問題。一般設計工程師選擇匯編語言或高級語言(如C或Ada)，或兩者相結合的辦法�，F(xiàn)在大部分的DSP程序采用匯編語言，由于編譯器產生的匯編代碼一般未經最優(yōu)化，需要手動進行程序優(yōu)化，降低程序代碼大小和使流程更合理，進一步加快程序的執(zhí)行速度。這樣的工作對于消費類電子產品很有意義，因為通過代碼的優(yōu)化能彌補DSP性能的不足。

　　使用高級語言編譯器的設計工程師會發(fā)現(xiàn)，浮點DSP編譯器的執(zhí)行效果比定點DSP好，這有幾個原因：首先，多數(shù)的高級語言本身并不支持小數(shù)算法；其次，浮點處理器一般比定點處理器具有更規(guī)則的指令，指令限制少，更適合編譯器處理；第三，由于浮點處理器支持更大的存儲器，能提供足夠的空間。編譯器產生的代碼一般比手動生成的代碼更大。

　　不管是用高級語言還是匯編語言實現(xiàn)編程，都必須注意調試和硬件仿真工具的使用，因為很大一部分的開發(fā)時間會花在這里。幾乎所有的生產商都提供指令集仿真器，在硬件完成之前，采用指令集仿真器對軟件調試很有幫助。如果所用的是高級語言，對高級語言調試器功能進行評估很重要，包括能否與模擬機和/或硬件仿真器一起運行等性能。

　　大多數(shù)DSP銷售商提供硬件仿真工具，現(xiàn)在許多處理器具有片上調試/仿真功能，通過采用IEEE1149.1JTAG標準的串行接口訪問。該串行接口允許基于掃描的仿真，即程序員通過該接口加載斷點，然后通過掃描處理器內部寄存器來查看處理器到達斷點后寄存器的內容并進行修改。

　　很多的生產商都可以提供現(xiàn)成的DSP開發(fā)系統(tǒng)板。在硬件沒有開發(fā)完成之前可用開發(fā)板實現(xiàn)軟件實時運行調試，這樣可以提高最終產品的可制造性。對于一些小批量系統(tǒng)甚至可以用開發(fā)板作為最終產品電路板。

　　支持多處理器

　　在某些數(shù)據(jù)計算量很大的應用中，經常要求使用多個DSP處理器。在這種情況下，多處理器互連和互連性能(關于相互間通信流量、開銷和時間延遲)成為重要的考慮因素。如ADI的ADSP-2106X系列提供了簡化多處理器系統(tǒng)設計的專用硬件。

　　電源管理和功耗

　　DSP器件越來越多地應用在便攜式產品中，在這些應用中功耗是一個重要的考慮因素，因而DSP生產商盡量在產品內部加入電源管理并降低工作電壓以減小系統(tǒng)的功耗。在某些DSP器件中的電源管理功能包括：

　　a.降低工作電壓：許多生產商提供低電壓DSP版本(3.3V，2.5V，或1.8V)，這種處理器在相同的時鐘下功耗遠遠低于5V供電的同類產品。

　　b.“休眠”或“空閑”模式：絕大多數(shù)處理器具有關斷處理器部分時鐘的功能，降低功耗。在某些情況下，非屏蔽的中斷信號可以將處理器從“休眠”模式下恢復，而在另外一些情況下，只有設定的幾個外部中斷才能喚醒處理器。有些處理器可以提供不同省電功能和時延的多個“休眠”模式。

　　c.可編程時鐘分頻器：某些DSP允許在軟件控制下改變處理器時鐘，以便在某個特定任務時使用最低時鐘頻率來降低功耗。

　　d.外圍控制：一些DSP器件允許程序停止系統(tǒng)未用到的外圍電路的工作。

　　不管電源管理特性怎么樣，設計工程師要獲得優(yōu)秀的省電設計很困難，因為DSP的功耗隨所執(zhí)行的指令不同而不同。多數(shù)生產商所提供的功耗指標為典型值或最大值，而TI公司給出的指標是一個例外，該公司的應用實例中詳細地說明了在執(zhí)行不同指令和不同配置下的功耗。

　　成本因素

　　在滿足設計要求條件下要盡量使用低成本DSP，即使這種DSP編程難度很大而且靈活性差。在處理器系列中，越便宜的處理器功能越少，片上存儲器也越小，性能也比價格高的處理器差。

　　封裝不同的DSP器件價格也存在差別。例如，PQFP和TQFP封裝比PGA封裝便宜得多。

　　在考慮到成本時要切記兩點。首先，處理器的價格在持續(xù)下跌；第二點，價格還依賴于批量，如10，000片的單價可能會比1，000片的單價便宜很多。

更多相關：  AV集成

©版權所有。未經許可，不得轉載。